發(fā)布時間：2018-09-06 17:03

【摘要】：伴隨著半導體產(chǎn)業(yè)的快速發(fā)展,芯片的集成度越來越高,由此產(chǎn)生的功耗問題也越來越突出。與此同時,各種便攜設備飛速發(fā)展也對產(chǎn)品的續(xù)航能力提出了高要求。遺憾的是,電池技術卻沒有跟上電路技術的發(fā)展步伐,因此設計高效的電源管理方案已經(jīng)迫在眉睫。自適應電壓調(diào)節(jié)AVS技術采用實時的閉環(huán)電壓調(diào)節(jié)方式,使得負載芯片的能耗大幅降低。本文首先分析了數(shù)字電路的功耗來源,闡述了降低負載芯片能耗的有效方法。然后介紹了當前熱門的一些電源管理技術,包括動DPM策略、DVS技術以及AVS技術,并對AVS技術的突出特點進行了分析說明。在AVS技術的不同實現(xiàn)方式中,基于負載關鍵路徑擬合的AVS硬件開銷小、調(diào)節(jié)精度高,是一種較理想的AVS技術實現(xiàn)方式。隨著工藝線寬減小,互連線延時變得越來越不可忽視,而傳統(tǒng)的關鍵路徑擬合只考慮到了邏輯門的延時,這降低了擬合的精確度。且傳統(tǒng)的關鍵路徑擬合方式僅僅取整個負載的關鍵路徑,也就是延時最長的路徑,這使得負載運行簡單任務時,供電電壓依然是按最復雜任務計算,降低了負載運行簡單任務時的節(jié)能效果。本文針對這兩個問題做了改進與創(chuàng)新,將互連線延時與邏輯門延時分開擬合,提高了擬合精度;對負載不同工作任務的關鍵路徑分開進行擬合,提高了負載運行簡單任務時的節(jié)能效果。本文設計的電路使用Buck變換器作為功率級,采用電壓控制模式,PWM調(diào)制模式,工作頻率為2MHz,環(huán)路采用相位超前補償方式。Buck變換器輸入電壓3.3V,輸出電壓0.7V-1.8V可調(diào),調(diào)壓步進為25mV。數(shù)字負載為可進行十六位二輸入加法、乘法、乘累加三種不同工作任務的運算器,工作頻率范圍在30MHz-100MHz。論文在詳細闡述電路設計原理及工作方式后,對延時檢測、調(diào)壓算法、主控邏輯等電路中的關鍵模塊做了介紹。最后,本文通過電路仿真驗證了所設計AVS電路的可行性,當負載工作任務或工作頻率改變時,Buck變換器能夠?qū)崟r將輸出電壓調(diào)節(jié)至能保證負載正常工作下的最低值。
[Abstract]:With the rapid development of semiconductor industry, chip integration is becoming more and more high, resulting in more and more prominent power problems. At the same time, the rapid development of various portable equipment also put forward high requirements for the product's endurance. Unfortunately, battery technology has not kept pace with the development of circuit technology, so it is urgent to design efficient power management scheme. Adaptive voltage regulation (AVS) technology adopts real-time closed-loop voltage regulation, which greatly reduces the energy consumption of the load chip. In this paper, the power source of digital circuit is analyzed, and the effective method of reducing load chip energy consumption is discussed. Then some popular power management technologies are introduced, including dynamic DPM strategy, DVS and AVS, and the prominent features of AVS are analyzed and explained. Among the different implementation methods of AVS, AVS based on load critical path fitting is an ideal way to realize AVS because of its low hardware overhead and high adjusting precision. With the decrease of line width, the interconnect delay becomes more and more important, but the traditional critical path fitting only considers the delay of logic gate, which reduces the precision of fitting. The traditional critical path fitting method only takes the critical path of the whole load, that is, the longest delay path, which makes the power supply voltage is still calculated according to the most complex task when the load runs simple task. Reduces the energy saving effect when the load runs the simple task. In this paper, the two problems are improved and innovated, the interconnect delay and logic gate delay are fitted separately, the fitting precision is improved, and the critical paths of different work tasks are fitted separately. The energy saving effect is improved when the load is running simple task. The circuit designed in this paper uses Buck converter as power stage, voltage control mode and PWM modulation mode, working frequency is 2MHz, loop adopts phase leading compensation mode. Buck converter uses 3.3V input voltage, output voltage 0.7V-1.8V is adjustable, voltage step is 25mV. The digital load is an arithmetic machine that can add 16-bit two input and multiply three different work tasks. The frequency range is 30MHz-100MHz. After expatiating the design principle and working mode of the circuit, the paper introduces the key modules of the circuit, such as delay detection, voltage regulation algorithm, main control logic and so on. Finally, the feasibility of the designed AVS circuit is verified by circuit simulation. When the load task or frequency is changed, the output voltage of the Buck converter can be adjusted to the lowest value under the normal operation of the load in real time.
【學位授予單位】：電子科技大學
【學位級別】：碩士
【學位授予年份】：2016
【分類號】：TN402

【相似文獻】

相關期刊論文 前10條

1 李麗平;趙學英;;關鍵路徑法的實現(xiàn)[J];河北軟件職業(yè)技術學院學報;2005年04期

2 張智豐;袁寶蘭;梅紅;;關鍵課程模型及其在高校彈性學制中的應用[J];杭州電子科技大學學報;2006年03期

3 徐心和;關鍵路徑的極大代數(shù)解法[J];系統(tǒng)工程理論與實踐;1989年05期

4 孟繁楨;求關鍵路徑的一個算法[J];計算機工程;1995年04期

5 蘇術鋒;多條關鍵路徑直觀輸出問題的研究[J];管理信息系統(tǒng);1997年06期

6 李勇建,邵秀麗,涂凍生;串聯(lián)加工網(wǎng)絡關鍵路徑的計算與擾動分析[J];南開大學學報(自然科學版);2002年03期

7 徐鳳生;一種新的關鍵路徑求解算法[J];計算機應用與軟件;2005年06期

8 徐鳳生;一種求關鍵路徑的新算法[J];計算機工程與應用;2005年24期

9 陳超;陳慶新;毛寧;;考慮多關鍵路徑的隨機項目進度監(jiān)視模型[J];計算機集成制造系統(tǒng);2008年11期

10 王明福;;一種求解關鍵路徑的新算法[J];計算機工程;2008年09期

相關會議論文 前2條

1 劉瑞華;涂凍生;;生產(chǎn)加工網(wǎng)絡的關鍵路徑與擾動分析[A];1993中國控制與決策學術年會論文集[C];1993年

2 李勇建;涂奉生;;具有偏序結構的一般網(wǎng)絡系統(tǒng)的關鍵路徑與擾動分析問題[A];第十九屆中國控制會議論文集（一）[C];2000年

相關重要報紙文章 前9條

1 唐曉玉/譯;關鍵路徑公司 虛增收入遭起訴[N];中國財經(jīng)報;2003年

2 記者 吳生鋒;明確關鍵路徑 推進跨越發(fā)展 加快轉型升級 實現(xiàn)二次騰飛[N];揚州日報;2012年

3 記者 李建永;把城鎮(zhèn)建設作為率先建設沿海強市的關鍵路徑[N];秦皇島日報;2007年

4 劉小群;系統(tǒng)設計師考試 《數(shù)據(jù)結構》試題分析[N];中國電腦教育報;2004年

5 王文;血液安全：基于FDA關鍵路徑計劃的機遇和挑戰(zhàn)[N];中國醫(yī)藥報;2008年

6 巫長龍 胡建偉;深入推進“人才興市”戰(zhàn)略[N];鎮(zhèn)江日報;2014年

7 ;明確“路標” 強化執(zhí)行[N];人民郵電;2003年

8 本報記者 陳淑娟;裴兆旭:平衡“金三角”定律[N];計算機世界;2009年

9 ;明確“路標”強化執(zhí)行[N];人民郵電;2003年

相關博士學位論文 前2條

1 王蕾;基于復雜網(wǎng)絡的軟件關鍵節(jié)點和關鍵路徑挖掘方法研究[D];燕山大學;2016年

2 孫劍;考慮時序關鍵路徑的布線后雙重圖案光刻層分配算法研究[D];復旦大學;2012年

相關碩士學位論文 前10條

1 張翔;自適應擬合負載關鍵路徑的AVS電路的研究與設計[D];電子科技大學;2016年

2 韓英杰;基于綜合調(diào)度關鍵路徑的多核任務調(diào)度研究[D];哈爾濱理工大學;2014年

3 周勇;基于動態(tài)關鍵路徑的復雜產(chǎn)品制造調(diào)度研究[D];哈爾濱理工大學;2009年

4 王穎;嵌入關鍵路徑的掙值分析方法研究[D];天津理工大學;2009年

5 王凱;基于關鍵路徑的控制圖式的項目時間管理[D];上海交通大學;2011年

6 寧盼;短路關鍵面積提取與縮小方法研究[D];西安電子科技大學;2013年

7 王丹;模糊網(wǎng)絡計劃技術研究[D];哈爾濱理工大學;2008年

8 歐陽永基;基于關鍵路徑覆蓋的二進制程序測試技術研究[D];解放軍信息工程大學;2011年

9 馬俊;基于Petri網(wǎng)的建筑工程項目時間—成本管理研究與優(yōu)化[D];廣西師范學院;2012年

10 李維娜;基于復雜網(wǎng)絡的軟件行為路徑挖掘算法研究[D];燕山大學;2014年

，

本文編號：2226989