諸多研究表明RM邏輯(Reed-Muller logic)較傳統(tǒng)布爾邏輯(Traditional Boolean logic)電路在面積、功耗方面有一定的優(yōu)勢。若使用RM邏輯構(gòu)建電路,那么使用基于單元包(Cell-Base)的半定制ASIC設(shè)計是最常見、高效的方法。但是目前的標準單元包在RM邏輯電路上并沒有進行優(yōu)化,我們需要對原有的RM邏輯單元進行優(yōu)化和擴充。因此本文希望設(shè)計出一種基于分柵配置Fin FET器件的RM邏輯單元包,并且能夠通過軟件自動進行雙邏輯映射。本文提出了基于分柵配置Fin FET的RM邏輯基本單元門電路,三輸入RM復合門電路,設(shè)計了超閾值RM邏輯單元包,并通過了雙邏輯映射驗證。在本學位論文,包括以下幾個方面的研究內(nèi)容:1、超閾值RM單元電路的設(shè)計。研究BSIM-IMG模型Fin FET器件分柵配置特點,重新設(shè)計RM邏輯的基本電路與三輸入RM復合門電路,對重新設(shè)計的電路進行了超閾值區(qū)域工作電壓的優(yōu)化。2、超閾值RM單元包的構(gòu)建。使用Cadence和Synopsys公司軟件對新結(jié)構(gòu)邏輯電路進行功能仿真和版圖繪制,分析計算Fin FET器件寄生參數(shù),提取版圖物理庫、時序庫。...

【文章頁數(shù)】：82 頁

【學位級別】：碩士

【文章目錄】：
摘要
abstract
引言
1 緒論
    1.1 超閾值RM邏輯電路設(shè)計的研究背景
    1.2 標準單元包設(shè)計的重要性
    1.3 本文研究內(nèi)容及安排
2 基于FinFET器件的超閾值RM邏輯電路設(shè)計基礎(chǔ)
    2.1 超閾值優(yōu)化技術(shù)
    2.2 RM邏輯電路的數(shù)學基礎(chǔ)
        2.2.1 RM邏輯定義與基本性質(zhì)
        2.2.2 邏輯函數(shù)的RM展開形式
    2.3 分柵配置FinFET器件
        2.3.1 FinFET器件基本特性
        2.3.2 雙閾值分柵FinFET器件模型實現(xiàn)
    2.4 本章小結(jié)
3 超閾值RM邏輯單元電路設(shè)計
    3.1 RM邏輯基本門電路
        3.1.1 同柵配置FinFET基本門電路結(jié)構(gòu)
        3.1.2 分柵配置FinFET基本門電路結(jié)構(gòu)
        3.1.3 測試平臺與HSPICE仿真
        3.1.4 RM基本門電路超閾值優(yōu)化
    3.2 RM邏輯復合門電路
        3.2.1 三種邏輯風格RM邏輯復合門設(shè)計
        3.2.2 三種邏輯風格RM邏輯復合門性能比較
    3.3 D觸發(fā)器
    3.4 本章小結(jié)
4 超閾值RM邏輯單元包設(shè)計
    4.1 版圖設(shè)計
        4.1.1 NCSU FreePDK15設(shè)計規(guī)則
        4.1.2 RM單元版圖設(shè)計
        4.1.3 DRC驗證
        4.1.4 LVS驗證
    4.2 寄生參數(shù)提取與修改
        4.2.1 FinFET器件結(jié)構(gòu)和符號定義
        4.2.2 FinFET寄生電阻模型
        4.2.3 FinFET寄生電容模型
        4.2.4 版圖后仿真
    4.3 單元包物理信息抽象化
    4.4 單元包時序信息提取與修改
        4.4.1 邏輯門單元時序參數(shù)
        4.4.2 時序弧信息的分類
        4.4.3 時序信息提取
        4.4.4 單元包時序信息修改
    4.5 本章小結(jié)
5 雙邏輯映射技術(shù)
    5.1 雙邏輯映射原理
    5.2 RTL級設(shè)計與仿真
    5.3 RM邏輯綜合與物理實現(xiàn)
    5.4 本章小結(jié)
6 總結(jié)
參考文獻
在學研究成果
致謝



本文編號：4050732